光電子発光構造

专利摘要:
熱電子源と、熱電子源上に配設された光電子材料層と、任意選択で、光電子材料層上に配設されたp型材料とを備える発光構造。たとえば、順番に、多結晶シリコン層、シリコン二酸化物層、亜鉛酸化物層、および、インジウムスズ酸化物(ITO)層を備える発光構造。層の両端に十分な電圧が印加されると、光が発生する。
公开号:JP2011513932A
申请号:JP2010549599
申请日:2009-03-05
公开日:2011-04-28
发明作者:ウェイ・ガオ；ウォン・チー・チョン；ゾラン・サルチック；フェイ・チェン；フランク・ショレ
申请人:オークランド・ユニサーヴィシズ・リミテッド；
IPC主号:H05B33-14

专利说明:

[0001] 本発明は、発光構造に関し、特に、オンチップZnO-ITO発光構造、こうした構造の調製方法、およびその使用法に関する。]
背景技術

[0002] シリコン(Si)は、現代のコンピュータ産業のバックボーンである。コンピュータのパワーおよびサイズは、主に集積回路のサイズの減少の結果として、1960年代から毎年指数関数的に改善している。集積回路上に配置され得るトランジスタの数が毎年倍増すると、ムーアの法則が述べている。こうした状況は、一定の物理的制約を受け、無期限に継続しえない。実際には、従来のコンピュータ回路は、ムーアの法則の限界に急速に近づいている。現代の回路の伝導経路は、今や約45nmであり、絶対的な物理的限界は、約10または11nmであると予想されている。超大規模集積の十分な範囲およびパワーを実現することもまた、目下のチップにかなりのインターコネクトボトルネックが存在するため今のところ可能でない。]
[0003] そのため、パワーの増加およびサイズの減少を継続することは、目下の技術だけが使用される場合、近い将来の先も継続する可能性がない。世界中の科学者は、コンピュータ技術の進歩を継続し、たとえば、リアルタイムの自然言語翻訳、自動顔認識、または、音声および視覚システムを使用する車両との通信を含むインテリジェントな自動ショウファリングのような用途を可能にする新しい方法を探している。]
[0004] 集積回路内で信号を処理し、伝送するために光を使用するコンピューティングである光コンピューティングは、コンピュータ速度およびパワーの増加を提供する有望な方向であると考えられる。光コンピューティングは、電子ではなく光に基づくため、ある固有の利点を有する。特に、光が電子より高速に移動し、本来、高い帯域幅(データ搬送能力)を有する。]
[0005] 光コンピューティングを実施するために、Siベースの集積回路からの発光を達成することが必要である。目下の発光デバイスは、GaAs、GaN、GaP、InP、InAs、InGaAs、InGaAsPなどのような第III-V族半導体化合物から主に作られる。しかし、これらの発光化合物は、Siチップに集積化することが難しい。]
[0006] Siベースの発光の考えは、新しくないが、単純で信頼性がありロバストな方法で達成することが非常に難しいことが過去にわかっている。たとえば結合したSiリング間にアンチクロッシングを含む最近の手法は複雑になっており、その手法でさえも、完全に満足のいく結果をもたらしていない。]
発明が解決しようとする課題

[0007] したがって、従来技術の欠点のうちの少なくとも1つを克服するまたは軽減するか、あるいは、有用な代替法を提供することが本発明の目的である。]
課題を解決するための手段

[0008] 本仕様全体を通しての従来技術の任意の説明は、こうした従来技術が広く知られているすなわち本分野の共通の一般的な知識の一部を形成するという承認としていずれの点でも考えられるべきでない。]
[0009] 文脈が別途明確に要求しない限り、本説明および特許請求の範囲全体を通して、用語「備える(comprise)」、「備える(comprising)」などは、排他的または網羅的な意味と対照的に包含的な意味で、すなわち、「限定はしないが含む(including, but not limited to)」の意味で解釈される。]
[0010] 本明細書に使用されるように、別途指定しない限り、共通の物体を述べるための通常の形容詞「第1の(first)」、「第2の(second)」、「第3の(third)」などの使用は、同じ物体の異なる例が参照されていることを示すだけであり、そのように述べられた物体が、時間的に、空間的に、所定のランク付けで、または、任意の他の方式で、所与のシーケンスになければならないことを意味することを意図されない。]
[0011] 第1の態様によれば、本発明は、熱電子源(hot electron source)と熱電子源上に配設された光電子材料層とを備える発光構造を提供する。]
[0012] 第2の態様によれば、本発明は、熱電子源と、熱電子源上に配設された光電子材料層と、光電子材料層上に配設されたp型材料とを備える発光構造を提供する。]
[0013] 熱電子源は、好ましくは、単結晶シリコン基板と、単結晶シリコン基板上に配設された多結晶シリコン層と、多結晶シリコン層上に配設されたシリコン酸化物層とを備える。あるいは、熱電子源は、アルミニウムまたはマグネシウム層が上に配設されている単結晶シリコン基板などの適した基板を備え、アルミニウム酸化物またはマグネシウム酸化物の対応する層は、アルミニウムまたはマグネシウム層上に配設されてもよい。本文書では、熱電子放出構造(基板)はHEESと呼ばれる。]
[0014] 光電子材料は、好ましくは亜鉛酸化物(ZnO)である。]
[0015] p型材料は、好ましくは光学的に透明であり、1つの非常に好ましいp型材料はインジウムスズ酸化物(ITO)層である。]
[0016] 好ましい態様では、本発明は、熱電子源と熱電子源上に配設された亜鉛酸化物層とを備える発光構造を提供する。]
[0017] なおさらに好ましい態様では、本発明は、熱電子源と、熱電子源上に配設された亜鉛酸化物層と、亜鉛酸化物層上に配設されたインジウムスズ酸化物(ITO)層とを備える発光構造を提供する。]
[0018] 本発明の発光構造はまた、HEESおよび光電子材料にわたって電圧を印加する電圧源を含んでもよい。]
[0019] 1つの特に好ましい態様では、本発明は、
順番に、以下の層、すなわち、
多結晶シリコン層、
シリコン二酸化物層、および、
亜鉛酸化物層を備える発光構造を提供する。]
[0020] なおさらに好ましい態様では、本発明は、
順番に、以下の層、すなわち、
多結晶シリコン層、
シリコン二酸化物層、
亜鉛酸化物層、および、
インジウムスズ酸化物(ITO)層を備える発光構造を提供する。]
[0021] 好ましくは、本発明は、
順番に、以下の層、すなわち、
単結晶シリコン基板、
多結晶シリコン層、
シリコン二酸化物層、および、
亜鉛酸化物層を備える発光構造を提供する。]
[0022] 最も好ましくは、本発明は、
順番に、以下の層、すなわち、
単結晶シリコン基板、
多結晶シリコン層、
シリコン二酸化物層、
亜鉛酸化物層、および、
インジウムスズ酸化物(ITO)層を備える発光構造を提供する。]
[0023] 好ましくは、単結晶シリコン基板および多結晶シリコン層は、共にn型またはp型にドープされるようにドープされる。好ましくは、単結晶シリコン基板および多結晶シリコン層は高濃度にドープされる。]
[0024] こうして、1つの好ましい実施形態では、単結晶シリコン基板およびポリシリコン層は、共にn型(電子)シリコンになるようにドープされる。]
[0025] 代替の同様に好ましい実施形態では、単結晶シリコン基板およびポリシリコン層は、共にp型(正孔)シリコンになるようにドープされる。]
[0026] 本発明の一実施形態は、電圧にさらされると、光を発生するのに十分な、所定の電圧における電流を有する電流対電圧曲線を表示する発光構造を提供する。]
[0027] 別の実施形態では、本発明は、電圧にさらされると、光を発生するのに十分な、所定の電圧における電流を有する電流対電圧曲線上に少なくとも1つの電流ピークを表示する発光構造を提供する。]
[0028] 別の実施形態では、本発明は、電圧にさらされると、光を発生するのに十分な、2つの所定の電圧における電流を有する電流対電圧曲線上に2つの電流ピーク、および、光を発生するのに不十分な電流を有する前記ピークの中間の領域を表示する発光構造を提供する。]
[0029] 別の実施形態では、本発明は、電圧にさらされると、電流対電圧曲線上に複数の電流ピークを表示する発光構造を提供し、ピークは光を発生するのに十分な所定の電圧に対応し、光を発生するのに不十分な電流を有する、前記ピークの中間の領域が存在する。]
[0030] 本発明はまた、光電子材料層を熱電子源に塗布することを含む、発光デバイスを製造する方法を提供する。]
[0031] 本発明はまた、発光デバイスを製造する方法を提供し、方法は、
多結晶シリコン層を設けること、
シリコン酸化物領域を生成するために、前記多結晶シリコン層の表面部分を酸化させること、および、
亜鉛酸化物などの電気光学材料層をシリコン酸化物に塗布することを含む。]
[0032] 本発明はまた、発光デバイスを製造する方法を提供し、方法は、
単結晶シリコンなどの基板を設けること、
前記単結晶シリコン上に多結晶シリコン層を設けること、
シリコン酸化物領域を生成するために、前記多結晶シリコン層の表面部分を酸化させること、および、
亜鉛酸化物などの電気光学材料層を前記シリコン酸化物に塗布することを含む。]
[0033] 本発明はまた、発光デバイスを製造する方法を提供し、方法は、
多結晶シリコン層を設けること、
シリコン酸化物領域を生成するために、前記多結晶シリコン層の表面部分を酸化させること、
亜鉛酸化物などの電気光学材料層をシリコン酸化物に塗布すること、および、
電気光学材料層にITOなどのp型材料を塗布することを含む。]
[0034] 本発明はまた、発光デバイスを製造する方法を提供し、方法は、
単結晶シリコン基板を設けること、
前記単結晶シリコン上に多結晶シリコン層を設けること、
シリコン酸化物領域を生成するために、前記多結晶シリコン層の表面部分を酸化させること、
亜鉛酸化物などの電気光学材料層をシリコン酸化物に塗布すること、および、
電気光学材料層にITOなどのp型材料を塗布することを含む。]
[0035] 好ましくは、本発明の方法は、
前記多結晶シリコン層の表面を酸化させる前に、前記単結晶シリコンおよび前記多結晶シリコンをドープするステップを提供する。]
[0036] 本発明はまた、ディスプレイなどの光発生デバイスまたは本発明の発光構造を使用するコンピューティングデバイスを提供する。]
図面の簡単な説明

[0037] 本発明の好ましい熱電子放出基板(hot electron emitting substrate)(HEES)構造を示す図である。
電圧源と共に、本発明の発光構造の好ましい発光サンドイッチ構造を示す図である。
本発明のHEESの電流対電圧(I-V)特性を示す図である。
発光領域および無発光領域を示す、本発明の発光構造についての電流対電圧を示す図である。
本発明の一実施形態による発光構造についての状態を示す略図である。
入力電圧が4つの別個のレベルで変化し、信号源電圧が0Vである時間領域における、本発明の電圧-光変換器の挙動を示す図である。
隠されている増加傾向を示す線を有する、本発明の一実施形態による発光構造についての電圧対電流を示す図である。
本発明のHEESのエネルギー状態の変化を示す図である。]
[0038] 本発明は、ここで、特定の実施形態を参照して述べられるが、本発明はこれらの特定の実施形態に限定されないことが理解されるであろう。]
[0039] 多結晶シリコン(ポリシリコン)層は、単結晶シリコンの基板またはウェハ上に堆積される。ポリシリコンは、任意の適した手段、たとえば、約600℃のLPCVD(低圧化学気相堆積)によって堆積され得る。理論的には、単結晶シリコンのウェハは、任意の厚さであり得る。好ましくは、単結晶シリコンが、上側構造を支持する基板として使用されるため、通常のシリコンウェハの厚さが使用される。必要とされる多結晶シリコンの厚さは、好ましくは、酸化後に、多結晶酸化物が形成され、ポリシリコン層が酸化物層の下に存在するのに十分である。好ましくは、ポリシリコン層は、少なくとも2μm厚である。その後、全体がドープされる。単結晶シリコンおよびポリシリコンは、n型(電子伝導)またはp型(正孔伝導)であるようにドープされ得る。しかし、最良性能のために、ポリシリコンに対するn型ドープが、通常好ましい。ドーピングは、高濃度、すなわち、約1019cm-3以上のレベルでなければならない。]
[0040] 知られている任意の適したドーパント、たとえば、ホウ素、ヒ素、ガリウム、またはリンなどの第III族または第V族元素が使用され得る。n型シリコンウェハでは、リンが、好ましくは、少なくとも1019cm-3のドーパント濃度で、ドープするために使用される。p型ウェハでは、ホウ素が、好ましくは、少なくとも1019cm-3のドーパント濃度でドープするために使用される。ドーピングは、好ましくは、熱拡散またはイオン注入によって実施される。ドーピング後、ドーパントは、好ましくはアニーリングによって活性化される。アニーリングは、好ましくは適した温度におけるAr雰囲気内で起こる。]
[0041] ドープされたシリコン構造体が調製されると、ポリシリコンの上部表面上の非常に薄い層が酸化される。使用される酸化方法は、最も好ましくは湿式酸化である。上部ポリシリコン層の湿式酸化は、好ましくは、約4nm、より好ましくは約6nmの下限、および、無関係に約12nm、より好ましくは約10nmの上限を有する厚さで、酸化物層を形成する。酸化温度は、ゆっくりとしかつ制御された酸化プロセスを保証するために、好ましくは850〜950℃の範囲にある。酸化の継続時間は、比較的短いが、使用される機器の仕様に応じて変わる。このプロセスは、多結晶シリコンの上部にシリコン二酸化物(SiO2)層を生成する。]
[0042] 湿式酸化によって、アスペリティが絶縁体SiO2層とポリシリコン層の界面に形成されると考えられる。アスペリティは、小さく鋭利なシリコン伝導先端を有する数オングストローム程度(1nm未満)の不規則な表面突出部である。電圧がその構造に印加されると、アスペリティの鋭利な先端のために、電界の増大または増幅がもたらされ、これは、次に、高エネルギーの「熱(hot)」電子を生成するのに役立つ。]
[0043] ポリシリコンは最も好ましい熱電子源であるが、適した「熱電子(hot electrons)」はまた、対応する酸化物の層が上部にある状態で、ポリシリコン以外の他のタイプの材料、たとえば、アルミニウムまたはマグネシウムから生成される可能性がある。これらは、これらの材料の酸化を制御するときの固有の難しさのために、望ましくない傾向がある。]
[0044] 図1は、正しい条件下で、エネルギー(熱)電子の流れを生成するのに役立つ最初の3層の構造を示す。この部分組立体は、熱電子放出構造(HEES)である。底部から上へ、単結晶シリコンは、上側構造および上側構造の上部に形成されるパターンを支持するのに役立つ。単結晶シリコンはまた、電子源として役立つが、留意されるべきであるように、単結晶シリコンは、主要な電子源ではない。高濃度にドープされたポリシリコンは、電子を供給する主要な信号源であり、アスペリティ形成についてきわめて重要である。酸化は、ポリシリコン層内で起こる。ポリシリコン層の上部に、シリコン酸化物の薄層が形成される。]
[0045] しかし、他の熱エネルギー放出構造もまた可能である。]
[0046] 発光構造は、その後、HEESの上部に、亜鉛酸化物(ZnO)またはInPおよびGaNなどの他の光電子材料の層を堆積させることによって形成される。ZnOは、構造を簡単にし、作製するのに費用がかからなくするため、候補光電子材料として一般に選択される。]
[0047] ZnOは、光を放出するために高いエネルギーを必要とする広いバンドギャップを有する。HEES上で、ZnOは光をうまく放出し、そのことが、プロセスを駆動するのにHEESが十分に高いエネルギーを提供できることを実証する。したがって、ZnOより狭いバンドギャップを有した任意の他の光電子材料(ダイレクトバンド)が、発光構造として、適したHEESと共に使用され得ることが予想されることになる。他の光電子材料は、たとえば、GaN、InP、GaAsなどであり得る。]
[0048] ZnO層は、任意の従来の方法を使用してHEES上に配置されてもよい。最も簡単な方法は、従来のゾル-ゲル法またはマグネトロンスパッタリングである。波長および強度を含むZnOの所望の放出特性に応じて、LECVDおよびMBEなどの他の方法が、ZnOを堆積させるために使用され得る。ZnOの薄層を堆積させるためにマグネトロンスパッタを使用するとき、必要とされる構造および厚さに応じて、DCまたは無線周波数(RF)電流が使用され得る。作動雰囲気および堆積電流密度などの処理パラメータはまた、ZnO層の必要とされる特性を制御するために変えられ得る。]
[0049] ZnOは、多くの固有の特性および潜在的な用途を有する重要な半導体材料である。ZnOのフォトルミネセンススペクトルは、調査されており、UV、緑色、および赤色の範囲の光を放出する。しかし、ZnOのエレクトロルミネセンス特性は、その広いエネルギーバンドギャップ(3.37eV)のために十分に報告されていない。電気を使用してZnOから光を放出するために、ZnOのp-n接合または高エネルギー電子が必要とされる。しかし、p型ZnOは、達成するのが容易でなく、特に集積回路から、ZnO内に容易に注入され得る高エネルギー電子を得ることも容易でない。]
[0050] ZnO層は、任意の厚さであってよいが、好ましくは、200nmと1000nmとの間である。ZnOは、たとえば過剰のアルミニウム、インジウム、または窒素でドープされる場合、n型(電子)またはp型(正孔)である可能性がある。ZnOの固有バンドギャップは、3.37eVであり、UV放出に相当する。しかし、ZnOは、構造的欠陥を含むことが多く、減少したバンドギャップを有するようにドープされ得、制御された波長(カラー)を有する可視発光をもたらす。]
[0051] 発光が、電子-正孔の再結合によるZnO自体によるため、p型またはn型ZnOが使用され得る。しかし、ZnOのp-n接合が、実現され、かつ、HEESと共に置かれる場合、発光性能は、さらに高められることになる。]
[0052] 特定の理論によって縛られることを望むものではないが、HEES内のアスペリティから発生する熱電子からのエネルギーは、ZnO層内に注入されると考えられる。電子は、このような高エネルギーである(これは、HEESの電気特性によって立証され得る-低下した電位障壁は、通常の3.02eVと比較して約1.8eVである)ため、ZnOにおいて電子-正孔の再結合をもたらすのに十分である。これは、ZnOから光子の励起をもたらし、結果として、ZnO層が光を放出する。]
[0053] ZnO層の厚さは出力光の強度に影響を及ぼし、一方、ZnOの組成/欠陥構造は、出力光の色(波長)を制御する。しかし、実験結果から、可視発光を開始する電圧は、ZnOの厚さによって変化せず、これは、光電子材料の基本特性である。]
[0054] したがって、ZnO層の構造、組成、および厚さは、光強度および波長を独立に制御するように調整され得る。ZnO層の構造、厚さ、および堆積方法に応じて、可視光源およびレーザなどの種々の発光ユニットが提供され得る。]
[0055] たとえば、多孔性ZnO層が使用されると、構造は、ZnOエレクトロルミネセント光レーザとして働く。多孔性ZnO層は、キャビティを形成するのに使用され得、本発明の構造に基づくVCSEL(垂直キャビティ面発光レーザ(vertical-cavity surface-emitting laser))ユニットの調製が、シリコン上で行われることを可能にするであろう。]
[0056] 赤色および緑色光は、ZnO処理パラメータおよび組成を変えることによって観測される可能性がある。上記サンドイッチ構造による予備エレクトロルミネセント実験は、簡単に処理され、かつ、堆積されたZnO層を使用して、赤色および緑色光の放出をもたらした。ZnO特性は、ドーピング、スパッタリング技法、量子ドット、サイズなどのような異なる手段によって変わり得る。たとえば、堆積されたZnO層が、異なるアニーリング時間について酸素雰囲気中でアニーリングされると、出力光波長(色)が変化する。短時間のアニーリングは、赤色光を放出する構成を生じる傾向があり、一方、より長いアニーリングは、緑色光を放出する構成をもたらす。]
[0057] ZnOの上部へのさらなるp型材料層の付加によって、デバイスの性能を高めることが可能である。インジウムスズ酸化物(ITO)層が、ZnO層の上部に堆積されてもよい。ITOは、広い範囲の厚さにわたって透明である。発光用途では、ITOの厚さは、好ましくは、200nm未満に制御され、決して500nmを超えない。任意のさらなる上部層を付加しない状態では、ITOが良好な導電性を有するため、ITOだけで、電圧が直接印加され得る電極として使用されるのに十分である。ITO層は、ここでは電極として使用されるだけであるため、任意の手段、たとえば、マグネトロンスパッタリングによって堆積されてもよい。]
[0058] ITOは、正孔供与体であるため、電子-正孔の再結合を高め、発生される光の強度を増すと考えられている。]
[0059] ITOの付加はまたさらなる利益を有する。ITOは、ZnOの上部を覆う、電圧が印加される透明電極層として役立つ。下にあるZnO層から発生する光は、ITO電極を通して見える。]
[0060] ITOの使用は、発光を開始するのに必要とされる電圧を大幅に減少させる、しかし同時に、デバイスの総合破壊電圧を大幅に増加させることも確認された。]
[0061] したがって、ITO層は、種々の光電子用途に非常に適している。本発明の最も好ましい発光構造は、図2に示すサンドイッチ構造HEES-ZnO-ITOである。]
[0062] 図2は、本発明の一実施形態による発光構造1を示す。構造1は、高濃度にドープされたポリシリコン層3が堆積されているn型シリコン基板2を含む。薄い酸化物層4が、たとえば湿式酸化によってポリシリコン層に付加される。こうした構造は、FNトンネリングを通して熱電子を提供する。本実施例ではZnOである光電子材料5は、酸化物層4の上部に堆積される。最後に、ITOなどのさらなるp型材料層6が、光電子材料5の上部にスパッタリングされる。電圧は、たとえば信号源7によって、ITO層6とシリコン基板2との間に印加される。]
[0063] 他のタイプの上部層電極、たとえば、AlまたはAuが使用され得るが、上部層電極としてのITOの利用は、発光デバイスについて最も満足すべき性能特性を提供する。ITO層はまた、汚染、酸化、窒化、および他の同様な好ましくない作用から発光層を保護するのに役立つ。]
[0064] そのため、その最も好ましい形態での全体の構造体は、熱電子源(ポリシリコン/シリコン二酸化物)とさらなる正孔源(ITO)との間でのZnOのサンドイッチとして考えられ得る。サンドイッチ構造は、熱電子と正孔の再結合および光の発生を可能にする。]
[0065] 4V〜18Vの範囲の電圧が、サンドイッチ構造の両端に印加されると、光が発生する。光の波長は、ZnO層の構造および組成に基づいて変わる。]
[0066] 基板の電流と電圧(I-V)特性が、調べられ、ファウラー-ノルドハイム(Fowler-Nordheim)効果を示す。図3(a)は、本発明のHEESについてのIとVとの関係を示し、図3(b)は、ファウラー-ノルドハイム理論による変換曲線を示す。これらは、HEESが熱電子を発生することを実証する。]
[0067] さらに、構造1に相当する発光構造に関して広い範囲の電圧Vにわたって行われた実験によると、図4に示す現象が判明した。印加電圧が徐々に増加する間に、電圧が一定のレベルに達すると、光が現れる(すなわち、光が観測され得る)。さらなる電圧の増加は、光強度の対応する増加をもたらし、ついには、電圧が別のレベルに達し、そのとき、光が消える。電圧をさらに増加させることによって、光が、別の電圧閾値で再び現れ、その後、電圧が別の閾値まで増加し、そのとき、光が再び消えるまで、光が存在する。I-V曲線上での印加電圧と光の出現の対応は、図4に示される。光の存在/不存在に基づいて、I-V曲線を4つの領域、R1〜R4に分割することが可能である。]
[0068] 図4に基づいて、光の放出が、印加電圧を変えることによって制御され得ることが容易に理解され得る。領域R1は、不十分な電流および十分な熱電子エネルギーの欠如のために光が全く存在しない状態に相当する。領域R2は、光が放出される状態に相当する。領域R3では、(領域R2と比較して)電子エネルギーの減少のために光が放出されない。光は、領域R4で再び現れる。]
[0069] 図5は、本発明のデバイスが、電圧が増加するにつれて、交互のオン-オフ状態を提供することを概略的に示す。図6は、電圧が経時的に増加するときの略図を示す。]
[0070] 見てわかるように、本発明の発光構造は、比較的簡単でかつ費用がかからず、また、層状構造体が、半導体集積回路の調製において標準と通常見なされるプロセスによって調製され得る。]
[0071] アスペリティのフィーチャサイズは原子スケールである。アスペリティは、数個から数十個の原子によって形成される。この態様から、アスペリティは、少なくとも数百ミクロンである目下のところ利用可能な発光ユニットまたはレーザユニットよりずっと小さい。したがって、発光ユニットまたはレーザは、所望される場合、非常に小さく作られ得る。]
[0072] 発光構造および発光構造の作製技法は、既存の半導体デバイスならびにSi-CMOS(相補的金属酸化物半導体(complementary metal-oxide-semiconductor))およびMEMS(微小電気機械システム(micro-elecro-mechanical systems))作製プロセスに適合するために完全にスケーラブルであり、既存の技術の態様に容易に融合され得ることが意味される。本発明の発光ユニットは、標準的なIC上で作製され得、標準的なICは、さらに、発光素子ならびに(ICの部品間などの)1次元および2次元アレイの通信リンクなどの用途で使用され得、その全てが、光ベースの計算および情報処理を実行可能にするのに役立つ。小規模レーザに基づく新しいタイプのセンサなどの他の使用もまた想定される。]
[0073] 発光構造は、非常に小さなエリア上で実施され得、異なる波長、強度、位相、入射方向などを有する複数光源が、単一チップ上で実現され得る。]
[0074] 以前は、白色発光は、その厳密な組成が厳重に秘密のままにされてきた日本のリン(Japanese phosphor)によって支配されてきた。本発明の光放出体は、光の波長が、ZnO層の設計によって調整される(制御される)ことを可能にする。白色発光は、非常に小さなエリア(ブロック)内にRGB光放出体を配置することによって達成可能性であるが、赤色、緑色、および青色発光は、コントロールの処理およびドーピングによって達成されてもよい。したがって、本発明は、白色発光の新しい分野を開く。本発明は、p-n接合構造に基づかないため、非p-n接合発光および新しいタイプの発光デバイスに関する研究への扉を開ける。]
[0075] ゾル-ゲル調製されたZnO層およびAuの上部電極に関する本デバイスの発光性能が確定された。ZnOおよびAuの厚さは、それぞれ700nmおよび300nmである。ZnOはサンプルの全エリア(1.5cm×1.5cm)に堆積され、Au電極は1mm径の丸いプレートである。発光は、顕微鏡下でかつ肉眼で観測された。光は、9.5Vの印加電圧で放出し始め、13Vのデバイスの破壊電圧まで放出する。デバイスは、黄色および赤色光を生じた。]
[0076] マグネトロンスパッタリングされたZnO層およびITOの上部電極に関する発光性能が確定された。ZnOの厚さは、200nmから2μmまで変わる。ITOの厚さは、200nmから300nmである。ZnOはサンプルの全表面でスパッタリングされ、一方、ITO電極は1mm径の丸いプレートである。実験から、300nm〜700nmの範囲内のZnOの厚さおよび200nmのITOの厚さを有するサンプルが、他のデバイスに比べて最良の発光性能を有する。発光は、ゾル-ゲルZnO/Au設定について観測された発光より強かった。開始発光電圧は、肉眼で観測されると5.7Vであり、18Vのデバイスの破壊電圧まで継続した。ゾル-ゲルZnO/Auデバイスの場合に比べて、開始発光電圧は低く、破壊電圧もまた著しく高い。デバイスは、520nm(緑色)および620nm(赤色)の波長のエレクトロルミネセンス光を提供する。]
[0077] このシステムは、周囲圧力および温度において非常に安定的であり、約3時間からせいぜい2日続くことが報告されている他の電鋳デバイスに比べて著しい改善である。本発明のデバイスは、時間に関して非常に安定的であることがわかり、これまでの研究の過程中に、明らかな劣化は全く観測されていない。]
[0078] 上述したように、本発明の熱電子放出基板(HEES)は、「ダブルトンネリング(double tunnelling)」と呼ばれ得る現象を示す。周囲雰囲気でかつ室温で、HEESのI-V特性は、2Vから15Vへの電圧掃引中に2つの電流ピークを示す。特定の理論によって縛られることを望むものではないが、2つの電流ピークは、2つの異なるトンネリングプロセス、すなわち、2つの異なる電圧範囲で起こるファウラー-ノルドハイム(FN)トンネリングおよびトンネリングダイオードメカニズムを示すと考えられる。]
[0079] HEESのダブルトンネリングを調べるために、多結晶シリコン(ポリシリコン)層が、n型単結晶シリコンウェハ上に堆積され、約1×1019cm-3のレベルのホウ素で高濃度にドープされた。シリコン二酸化物(SiO2)の非常に薄い層が、湿式酸化によってポリSi上に形成された。単結晶シリコンは、上側層を支持し、試験のために電極と接触する。]
[0080] 電極層は、その後、SiO2上に堆積された。一実施形態では、金属マスクが堆積されているアルミニウム膜が塗布されて、アノードとして役立つ1mm径の円形の300nm厚Alプレートが形成された。サンプルは、カソードとして使用される金属プレート上に配置される。ドープされた単結晶シリコンウェハが導電性であるため、金属プレートと単結晶シリコンウェハとの間の接触は良好な導電性を有する。電圧は、カソードと、Alアノードに接触するプローブ先端との間に印加される。試験は、光励起電子放出の可能性を回避するために、暗い環境内で室温でかつ周囲雰囲気で行われた。電圧は、0.02Vのステップで2Vから15Vまで掃引された。結果として得られるI-V曲線は、図7に示される。図7は、明確に2つの電流ピークを示す。電流は、始めに電圧と共に非線形に増加し、約3Vで第1電流ピークに達する。その後、電流は、わずかに降下し、約4.5Vで再び増加し始める。約9Vにおいて、第2の電流ピークが識別される。その後、電流は、再び減少し、約12Vで増加を再開する。2つのピークとは別に、曲線は、図7の点線で示すように、着実な増加傾向を維持する。]
[0081] 先に示したように、2つの電流ピークは、2つの異なるトンネリングプロセスの結果であると考えられる。低い電圧範囲では、第1の電流ピークは、FNトンネリングの特性を示し、一方、高い電圧範囲では、トンネリングダイオードのメカニズムが、第2の電流ピークを説明するのに使用され得る。]
[0082] FNトンネリングでは、表面電位障壁を乗り越えるのに十分なエネルギーを有する電子だけが、絶縁層を通ってトンネリングし、凝縮相から逃げることができる。これは、2つの条件、すなわち、(1)電子が、エネルギー性が高くなければならない(高いエネルギーを持たなければならない)こと、および、(2)電子がトンネリングする絶縁層が、電子がその絶縁層に捕捉されないように十分に薄くなければならないことが満たされる場合に起こり得る。本発明のHEES構造では、シリコン二酸化物は、好ましくは、非常に薄い(6〜12nmの)層内に存在する。]
[0083] FNトンネリングでは、電流密度Jは、印加される電界E[1]と共に指数関数的に増加する。]
[0084] ]
[0085] 式中、]
[0086] ]
[0087] である。]
[0088] (2)では、φは、半導体と絶縁体との間の障壁高さであり、m0は、電子の有効質量であり、m0xは、酸化物層内の有効電子質量である。m0x=0.5 m0[3]]
[0089] 電圧と電流との間の指数関数的関係を同様に示す他のI-V特性からFNトンネリングを区別するために、式(1)の変換が、(3)に示すように行われる。]
[0090] ]
[0091] 式中、]
[0092] ]
[0093] であり、q=1.6×10-19であり、Cは電子電荷であり、h=6.58×10-16eV・sは、換算プランク定数である。]
[0094] (3)から、log(J/E2)と1/Eとの関係が、負勾配-kφ3/2を有する直線として得られ、FNトンネリングを特徴付けるために使用される。]
[0095] HEESのFNトンネリング特徴を検証するために、電圧が、0Vから3Vまで掃引された。典型的なHEESサンプルのI-V曲線は、図3(a)に示される。]
[0096] 式(3)に基づいて、曲線の変換が、以下の条件、すなわち、J=I/AおよびE=V/dの下で行われる。ここで、Iは収集される電流であり、Vは印加電圧であり、Aは、半径r=0.5mmおよびSiO2の厚さd=12nmを有するAlアノードの面積である。図3(b)の結果は、負の傾斜を有するほぼ直線を示し、FN効果を示す。シリコン二酸化物の厚さが、作製プロセスのために均一でないため、この解析は、(実際には、同じ電極の下の地点ごとに変わる)電位障壁高さおよび電界の近似値を使用する。[3]を使用することによって図3の曲線から得られる電位障壁は、3.3eVである。SiO2の厚さが12nmであるため、先に提示したトンネリング現象は、薄い(<4nm)SiO2の厚さを必要とするダイレクトトンネリングとしてではなく、むしろFNトンネリングとして説明され得る。FNトンネリングのために、SiO2を通ってトンネリングする電子は、通常の電流に対してさらなる電流成分を提供する。このさらなる電流は、始めにおける、全体の急激な電流増加に寄与する。その後、図7によれば、電流が降下し、第1の電流ピークを形成する。電流が降下する理由は、依然として明らかでない。特定の理論によって縛られることを望むものではないが、電鋳などの材料内の変化が起こり、それにより、電流が、再び増加し始める前にこの電圧レベルに降下すると、本出願人は考える。]
[0097] 第2のピークを考えると、非常に薄いp-n接合を実施することによって、電子が、p側の価電子帯からn側の伝導帯へトンネリングすることが知られている。この電子トンネリング現象は、トンネリングダイオードの基礎である。それは、電圧が増加するときに形成される電流ピークをもたらす。HEESはp-n接合ではないが、第2の電流ピークが出現する、より高い電圧範囲におけるその挙動を説明するために、同様の理由付けが使用され得る。]
[0098] 図8では、項目(a)は、HEES構造が形成されるときの、初期のエネルギー帯構造状態を示す。HEES構造の挙動は、シリコン二酸化物側(アノード)からポリSi側(カソード)に電圧が印加されるときに解析される。図8の項目(b)〜(d)では、qは、電子電荷を表し、一方、V1(i=1,2,3)は、HEESに印加される電圧である。電圧が増加すると、ポリSiが高濃度にドープされるため、ポリSi側の電子エネルギー帯は、シリコン二酸化物のエネルギー帯に対して上に移動する。電圧(V1)のさらなる増加によって、図8、項目(b)に示す状態に達すると、電子拡散が起こり始める。印加電圧が一定のレベルV2まで増加すると、エネルギー帯は、図8、項目(c)に示す状態になる。この状態では、ドープされたポリSi内の価電子帯内の電子は、シリコン二酸化物内の伝導帯エネルギー状態に適合するのに十分なエネルギーを得、それにより、ドープされたポリSiからシリコン二酸化物内へ薄化されたバンドギャップを通して電子がトンネリングする。この段階で、電子拡散とトンネリングの両方が、同時に存在し、電流の急激な増加をもたらす。しかし、電圧が、V3までさらに増加すると(図8、項目(d))、エネルギー状態が不適合になり、電子トンネリングが停止し、電流が降下する。こうして、第2の電流ピークが形成される。この時点以降、電子拡散が、HEESにおける電子の輸送を支配する。]
[0099] こうして、観測された現象について任意の特定の理論的解釈によって縛られることを望むものではないが、先に説明した2つのトンネリング効果が、HEES構造のI-V曲線における電流ピークに対する主要な寄与物であり、HEES構造が、「ダブルトンネリング効果(the double tunnelling effects)」を有することを出願人は示唆する。トンネリングは増幅された電界を必要とするため、電界増幅メカニズムがHEES構造内で働いているように見える。作製プロセス中に、ポリSiとSiO2との間の界面エリアに形成された非常に小さくかつ鋭い導電性先端(アスペリティ)が、印加された電界中で、電子を増幅し加速すると考えられる。]
実施例

[0100] 本発明のデバイスは、
照明および表示デバイスで使用するための、白色光を含む異なる波長の光を放出できる制御可能なシリコンベースのディスプレイ、オンチップレーザおよびVCSEL(垂直キャビティ面発光レーザ)などのデバイス、オンチップ通信および光電子集積化のため、また、検知用途のための光源(マイクロ光学電気機械システム(micro optical-electro-mechanical systems、MOEMS)、ならびに、光コンピューティングおよび情報処理の基礎としての光ロジック素子
を含むいくつかの用途で有用である可能性がある。]
[0101] 2シリコンn+
3ポリシリコン
4ポリ酸化物
5光電子材料(ZnO)
6 ITO]

权利要求:

請求項1
熱電子源と前記熱電子源上に配設された光電子材料層とを備える発光構造。
請求項2
熱電子源と、前記熱電子源上に配設された光電子材料層と、前記光電子材料層上に配設されたp型材料とを備える発光構造。
請求項3
前記熱電子源は、単結晶シリコン基板と、前記単結晶シリコン基板上に配設された多結晶シリコン層と、前記多結晶シリコン層上に配設されたシリコン酸化物層とを備える請求項1または2のいずれか一項に記載の発光構造。
請求項4
前記熱電子源は、アルミニウムまたはマグネシウム層が上に配設されている単結晶シリコン基板を備え、アルミニウム酸化物またはマグネシウム酸化物の対応する層は、前記アルミニウムまたはマグネシウム層上に配設される請求項1または請求項2に記載の発光構造。
請求項5
前記光電子材料はZnOである請求項1から4のいずれか一項に記載の発光構造。
請求項6
前記p型材料はインジウムスズ酸化物(ITO)である請求項2から5のいずれか一項に記載の発光構造。
請求項7
熱電子源と前記熱電子源上に配設された亜鉛酸化物層とを備える発光構造。
請求項8
熱電子源と、前記熱電子源上に配設された亜鉛酸化物層と、前記亜鉛酸化物層上に配設されたインジウムスズ酸化物(ITO)層とを備える発光構造。
請求項9
順番に、以下の層、すなわち、多結晶シリコン層、シリコン二酸化物層、および、亜鉛酸化物層を備える発光構造。
請求項10
順番に、以下の層、すなわち、多結晶シリコン層、シリコン二酸化物層、亜鉛酸化物層、および、インジウムスズ酸化物(ITO)層を備える発光構造。
請求項11
順番に、以下の層、すなわち、単結晶シリコン基板、多結晶シリコン層、シリコン二酸化物層、および、亜鉛酸化物層を備える発光構造。
請求項12
順番に、以下の層、すなわち、単結晶シリコン基板、多結晶シリコン層、シリコン二酸化物層、亜鉛酸化物層、および、インジウムスズ酸化物(ITO)層を備える発光構造。
請求項13
前記単結晶シリコン基板および前記多結晶シリコン層は、共にn型またはp型にドープされるようにドープされる請求項9から12のいずれか一項に記載の発光構造。
請求項14
前記単結晶シリコン基板および前記多結晶シリコン層は高濃度にドープされる請求項13に記載の発光構造。
請求項15
前記単結晶シリコン基板および前記ポリシリコン層は、共にn型シリコンになるように高濃度にドープされる請求項13に記載の発光構造。
請求項16
前記単結晶シリコン基板および前記ポリシリコン層は、共にp型シリコンになるように高濃度にドープされる請求項13に記載の発光構造。
請求項17
光を発生するのに十分な、所定の電圧における電流を有する電流対電圧曲線を表示する請求項1から16のいずれか一項に記載の発光構造。
請求項18
光を発生するのに十分な、所定の電圧における電流を有する電流対電圧曲線上に少なくとも1つの電流ピークを表示する請求項1から17のいずれか一項に記載の発光構造。
請求項19
光を発生するのに十分な、2つの所定の電圧における電流を有する電流対電圧曲線上に2つの電流ピーク、および、光を発生するのに不十分な電流を有する前記ピークの中間の領域を表示する請求項1から18のいずれか一項に記載の発光構造。
請求項20
電流対電圧曲線上に複数の電流ピークを表示し、前記ピークは所定の電圧に対応し、光を発生するのに不十分な電流を有する前記ピークの中間の領域が存在する請求項1から19のいずれか一項に記載の発光構造。
請求項21
光電子材料層を熱電子源に塗布するステップを含む、発光デバイスを製造する方法。
請求項22
発光デバイスを製造する方法であって、多結晶シリコン層を設けるステップと、シリコン酸化物領域を生成するために、前記多結晶シリコン層の表面部分を酸化させるステップと、亜鉛酸化物などの電気光学材料層を前記シリコン酸化物に塗布するステップとを含む方法。
請求項23
発光デバイスを製造する方法であって、単結晶シリコンなどの基板を設けるステップと、前記単結晶シリコン上に多結晶シリコン層を設けるステップと、シリコン酸化物領域を生成するために、前記多結晶シリコン層の表面部分を酸化させるステップと、亜鉛酸化物などの電気光学材料層を前記シリコン酸化物に塗布するステップとを含む方法。
請求項24
発光デバイスを製造する方法であって、多結晶シリコン層を設けるステップと、シリコン酸化物領域を生成するために、前記多結晶シリコン層の表面部分を酸化させるステップと、亜鉛酸化物などの電気光学材料層を前記シリコン酸化物に塗布するステップと、前記電気光学材料層にp型材料を塗布するステップとを含む方法。
請求項25
発光デバイスを製造する方法であって、単結晶シリコン基板を設けるステップと、前記単結晶シリコン上に多結晶シリコン層を設けるステップと、シリコン酸化物領域を生成するために、前記多結晶シリコン層の表面部分を酸化させるステップと、亜鉛酸化物などの電気光学材料層を前記シリコン酸化物に塗布するステップと、前記電気光学材料層にp型材料を塗布するステップとを含む方法。
請求項26
前記p型材料はITOである請求項20または21に記載の発光デバイスを製造する方法。
請求項27
前記多結晶シリコン層の前記表面を酸化させる前に、前記単結晶シリコンおよび前記多結晶シリコンをドープするステップを含む請求項22から26のいずれか一項に記載の方法。
請求項28
ディスプレイなどの光発生デバイスまたは本発明の発光構造を使用するコンピューティングデバイス。